Программа DEVBOARDS: 2 года тестирования российских решений на RISC-V — старт 5-го этапа
Вебинар6 октября в 12:00 (МСК) приглашаем на вебинар в сообществе Electronica Connect совместно c Российским Альянсом RISC-V «Программа DEVBOARDS: 2 года тестирования российских решений на RISC-V — старт 5-го этапа».
Российский Альянс RISC-V представит участникам вебинара программу DEVBOARDS по раннему доступу к архитектуре RISC-V, запущенную в 2024 году.
Программа позволяет бесплатно любому заинтересованному энтузиасту — от студента до профессионального инженера-разработчика — окунуться в мир открытой архитектуры, повысить свою осведомлённость и профессиональные навыки в разработке ПАК и ПО на одной из самых передовых и быстро развивающихся архитектур.
За 2 года Российский Альянс RISC-V привлёк около 200 энтузиастов более чем из 15 отраслей к тестированию продуктов ведущих российских разработчиков — Микрона, НИИЭТа и Байкала.
27 сентября 2026 года на Российском форуме «Микроэлектроника 2026» Российский Альянс RISC-V подведет итоги 4-го этапа программы DEVBOARDS и объявит старт 5-го этапа на макетно-отладочной плате на микроконтроллере К1921ВГ3Т от компании НИИЭТ.
На вебинаре участники смогут познакомиться с условиями участия в программе DEVBOARDS и присоединиться к 5-му этапу.
В программе:
1. Об открытой архитектуре RISC-V, её развитии в мире и России, перспективах и дорожной карте Альянса
2. Программа DEVBOARDS по раннему доступу к архитектуре RISC-V: правила участия, результаты и возможности
3. Представление 5-го этапа на макетно-отладочной плате на микроконтроллере К1921ВГ3Т от компании НИИЭТ: технические возможности, организация этапа, условия участия и обязательства сторон.
Спикеры:
Татьяна Андреева, Координатор Индустриального комитета, Российский Альянс RISC V
Владимир Смерек, Начальник дизайн-центра проектирования интегральных микросхем АО «НИИЭТ»
Вебинар будет полезен:
• инженерам-разработчикам ПАК и ПО, ЭКБ и электронных устройств
• студентам и начинающим специалистам
• компаниям и специалистам, заинтересованным в тестировании российских решений на архитектуре RISC-V.
